・LSI論理検証経験(5年以上)
・VCS/JasperGold使用経験
・Verilog-HDL
・CPUバスシステム知識（AMBA含む）

・Xilinx又はIntel FPGA設計経験

・FPGA設計・検証経験（3年以上）
・Verilog HDL、またはVHDL設計者
・C言語スキルを有する方

・Verilogを使った論理設計/検証経験3年以上
・XILINX FPGA開発経験3年以上

・FPGA設計・検証経験（5年以上）
　Xilinx FPGA設計経験
　ViVado使用経験
　仕様通りにRTL設計・検証
　タイミング検証、内部信号確認経験
・高速I/F部設計経験
・Verilog HDL設計経験（5年以上）

・FPGA設計・検証経験（5年以上）
　仕様通りにRTL設計・検証
　タイミング検証、内部信号確認経験
・Verilog HDL設計経験（5年以上）

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験

・Xilinx又はIntel FPGA設計経験